消費者の厳しい要求に対応しなければならないマルチメディア、ワイヤレスそしてテレコミュニケーション機器市場においては、ハードウェアの複雑さと、ソフトウェアの機能増加がもたらす課題を解決するために、SoC検証プロセスの一部として設計サイクル早期段階でシステム統合やソフトウェア開発に着手することが必須です。多くの場合、これらのSoC設計では、サードパーティ製IP、社内IP、異なる機能を担う複数のプロセッサ、組込みソフトウェアなどを統合し、すべての機能がシームレスに動作することを確認なくてはなりません。

シノプシスの半日ワークショップ「Rapid Prototyping with Synopsys IP」は、体験型の技術トレーニングです。実際にハードウェアをお使いいただき、例題に基づいて前述の課題を克服するための実践的なテクニックを演習いただきます。

ご参加は無料です。ご自身でプロトタイピング・システムを構築されている方も、既成のボードをお使いの方も、是非、この機会に最先端の検証手法を体験してみませんか? 実機をご用意する関係上、お席には限りがございます。今すぐお申込みを !
全般的なASICプロトタイプやIPの検証、プロトタイプをホストと接続した動作環境で検証を検討もしくは実施中の方に適した内容となっております。Linuxの基本的な操作知識が必要となります。

SoC設計ならびに検証に携わるエンジニアの方
システム・バリデーションご担当者
ソフトウェアならびにファームウェア開発者
7月29日(木)
 7月30日(金)　 *ご好評につき、満席となりました*
  日本シノプシス株式会社 東京本社 14F　(地図)
東京都品川区大井1-28-1 住友不動産大井町駅前ビル14F トレーニングルーム
8月3日(火) *ご好評につき、満席となりました*
  日本シノプシス合同会社 大阪営業所　　(地図)
大阪府大阪市北区豊崎3丁目19番3号　ピアスタワー13F
ご参加は無料です。以下の『お申込』ボタンより承っております。
定員になり次第、締め切らせていただきますので、お早めにお申込ください。 皆様のご参加をお待ちしております。

東京会場のお申込はこちら
大阪会場のお申込はこちら
大変恐縮ですが、現在、満席となっております。
キャンセル待ちをご希望のお客様はこちらから お申込ください
シノプシスのDesignWare IPを利用してFPGAベースでプロトタイプを作成することによって、プリ・シリコンのシステム検証とソフトウェア開発を早める手法
大規模SoCデザインの複数FPGAへの分割方法と、HAPSプロトタイピング・ボードへの実装フロー
TotalRecallテクノロジが提供する完全に視覚化されたデバッグ環境
より高速なシステム・インテグレーションとデバッグを実現するシミュレーションとプロトタイピングの組み合わせ
DesignWare USB IP機能を活用するためのHAPSプロトタイピング・システムのセットアップならびに実行方法

時間
内容

13:00

 受付

13:30

 はじめに
13:45
 解説: DesignWare IPを用いたFPGAベースのプロトタイピング手法
14:30
 演習1: coreAssemblerを用いたDesignWare IPのRTLでのコンフィギュレーション
15:00
 休憩
15:15
 演習2: Certify ならびにSynplify Premierを用いたデザインのセットアップならびにFPGAのインプリメンテーション
16:30
 演習3: HAPSを用いたFPGAベース・プロトタイピングの構築ならびにアセンブリについて
 17:00 演習4: Identify PROならびにVCSを用いたライブ・マルチメディア機器設計と可視性の高いデバッグ方法
 17:30
 Q&A / まとめ

Synopsys Copyright